PATENT ABSTRACTS OF JAPAN

JPA10-232783

(11)Publication number:

10-232783

(43)Date of publication of application: 02.09.1998

(51)Int.CI.

GO6F 9/445

HO4N 5/45 // G09G 5/00

(21)Application number: 09-035860

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

20.02.1997

(72)Inventor:

YAMAGUCHI TAKASHI

NIO HIROSHI


(54) VIDEO DISPLAY DEVICE

(57)Abstract

PROBLEM TO BE SOLVED: To provide a video display device which can unitarily handle a decode circuit or the like required for each video output format of equipment connected by a digital bus.

SOLUTION: By providing a P1394 interface circuit 4, a CPU 5, a program memory 6 and a DSP 7, the decode circuit required for every equipment

nected by the digital bus can be provided in terms of software by the μι ogram switching of the DSP, only by changing the program, every video signal processing can be flexibly dealt with and by rationalizing the circuit, remarkable cost down can be attained.



LEGAL STATUS

The of request for examination]

23.03.2001

wate of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3642142

[Date of registration]

04.02.2005

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-232783

(43)公開日 平成10年(1998)9月2日

(51) Int.Cl. ^a		識別記号	FΙ			
G06F	9/445		G06F	9/06	420L	
H04N	5/45		H04N	5/45		
# G09G	5/00	5 2 0	G 0 9 G	5/00	5 2 0 W	
					•	


	·	審査蘭求	未離求 謝求項の数5 OL (全 8 頁)
(21)出顯番号	特額平9-35860	(71)出顧人	
(22)出顧日	平成9年(1997)2月20日	松下電器産業株式会社 大阪府門真市大字門真1006番地	
		(72)発明者	山口 隆
			大阪府門真市大字門真1006番地 松下電器
		ļ	産業株式会社内
	•	(72)発明者	仁尾 寛
	·		大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(74)代理人	弁理士 確本 智之 (外1名)
	,		
	·		

(54) 【発明の名称】 映像表示装置

(57)【要約】

【課題】 ディジタルバスにより接続される機器の種々 の映像出力フォーマットごとに必要なデコード回路等を 一元的に扱える映像表示装置を目的とする。

【解決手段】 P1394インターフェース回路4と、 CPU5と、プログラムメモリー6と、DSP7とを設 けることにより、ディジタルバスにより接続される機器 どとに必要なデコード回路を、DSPのプログラム切り 替えによりソフトウェア的に実現可能となり、プログラ ム変更のみであらゆる映像信号処理にフレキシブルに対 応でき回路の合理化により大幅なコストダウンを図ると とが可能となる。



【特許請求の範囲】

【請求項1】 ディジタルバスの制御信号に応じて、内部信号処理の内容を適応的に切り替える映像表示装置。

【請求項2】 信号処理の内容をプログラマブルに可変できるDSPと、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路からのデータのデコード及びデコード結果に応じて適応的に前記DSPに制御プログラムをダウンロードするCPUと、前記DSP及び前記CPUのプログラムを格納するプログラムメモリ 10と、前記DSPの信号処理結果を表示装置に表示するための表示処理回路と、前記表示処理回路の出力を表示する表示素子を具備し、前記ディジタルバスの制御情報を読み取りその内容に応じて前記DSPのプログラムを入れ替えることを特徴とする映像表示装置。

【請求項3】 信号処理の内容をプログラマブルに可変 できる第一のDSPと、信号処理の内容をブログラマブ ルに可変できる第二のDSPと、機器間で相互に接続さ れたディジタルバスの物理インターフェースを行うイン ターフェース回路と、前記インターフェース回路からの 20 データのデコード及びデコード結果に応じて適応的に前 記DSPへの制御プログラムのダウンロード及び前記D SPからの映像信号の送出管理を行なうCPUと、ユー ザが機器の制御を行なうユーザインターフェースと、前 記DSP及び前記CPUのプログラムを格納するプログ ラムメモリと、前記第一のDSPの信号処理結果を表示 装置に表示するための表示処理回路と、前記表示処理回 路の出力を表示する表示素子を具備し、ユーザが入力先 として選択した機器のディジタルバスの制御情報を読み 取りその内容に応じて前記第一のDSPのプログラムを 30 入れ替えるととと、ユーザが出力先に設定した機器の制 御情報を読み取りその内容に応じて前記第二のDSPの プログラムを差し替えることを特徴とする映像表示装 置。

【請求項4 】 信号処理の内容をプログラマブルに可変できるDSPと、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路からのデータのデコード及びデコード結果に応じて適応的に前記DSPからの映像 40 信号の送出管理を行なうCPUと、ユーザが機器の制御を行なうユーザインターフェースと、前記DSP及び前記CPUのブログラムを格納するブログラムメモリと、送出用のバッファメモリと、前記DSPの信号処理結果を表示装置に表示するための表示処理回路と、前記表示処理回路の出力を表示する表示素子を具備し、ユーザが入力先として選択した機器のディジタルバスの制御情報を読み取りその内容に応じて前記DSPのプログラムを入れ替えることと、ユーザが出力先に設定した機器の制御情報を読み取りるの内容に応じて前記DSPのプログラムを入れ替えることと、ユーザが出力先に設定した機器の制御情報を読み取りるの内容に応じて前記DSPのプログラムを

ラムを差し替えることにより、入力先のDSPデータ処理の空時間を利用して出力先のデータ処理を行なうことを特徴とする映像表示装置。

【請求項5】 信号処理の内容をプログラマブルに可変 できる第一のDSPと、信号処理の内容をブログラマブ ルに可変できる第二のDSPと、機器間で相互に接続さ れたディジタルバスの物理インターフェースを行うイン ターフェース回路と、前記インターフェース回路からの データのデコード及びデコード結果に応じて適応的に前 記DSPへの制御プログラムのダウンロードを行なうC PUと、ユーザが機器の制御を行なうユーザインターフ ェースと、n個のピットストリームデータ入力端子と、 前記ピットストリーム入力端子と前記インターフェース 回路の出力データを切り替える第一の切替え装置と、前 記ピットストリーム入力端子と前記インターフェース回 路の出力データと前記第一のDSPの出力とを切り替え る第二の切替え装置と、前記第一のDSP及び第二のD SP及び前記CPUのプログラムを格納するプログラム メモリと、前記第一のDSPの信号処理結果を表示装置 に表示するための表示処理回路と、前記表示処理回路の 出力を表示する表示素子を具備し、DSP二種類を用い て二画面表示を行なう場合と、DSP二種類を用いて作 業分担し演算後のディジタルデータを前記インターフェ ース回路を通し受信機器に送る場合とを切り替え可能な ととを特徴とする映像表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディジタルバスを 用いた機器接続で、DSPを用い映像信号を再生処理す る映像表示装置に関する。

[0002]

【従来の技術】近年、放送のディジタル化の流れの中で、米国では1994年から衛星ディジタル多チャンネル放送が開始され、日本、欧州に於いても1996年より同様のサービスが開始されようとしている。また、DVD、DVC等のパッケージメディア系に於いても映像のディジタル化が進んできている。このような背景の中、パソコンを核としたマルチメディアの端末機器をサポートするための新しいインターフェース規格としてIEEE1394ハイ・パフォーマンス・シリアル・パス(以下P1394で略記)が規格化された。

【0003】P1394の特徴は、リアルタイム・データを取り扱える転送機能を持つことにある。従って、ディジタル放送受信機とDVC、DVD等をP1394で接続することにより、一本ケーブルで容易に映像・音声データの転送及び一元管理が可能となる。

入力先として選択した機器のディジタルバスの制御情報 【0004】一方、多種多様なフォーマットのディジタを読み取りその内容に応じて前記DSPのプログラムを ル信号のデコードが可能な技術として、プログラムによ りその処理内容を可変できるDSPが注目される。従来 御情報を読み取りその内容に応じて前記DSPのプログ 50 の映像信号へのDSPの応用例として特開平3-283

976号公報がある。

【0005】図5を用いて構成内容を説明する。選曲部 19及びIF部20により復調されたビデオ信号はA/D21によりディジタル化される。A/Dされた信号は ゴースト除去のためのトランスパーサルフィルタ22に され、続いてDSP23に入力し色復調、YC分離等の 処理を行い、D/A24によりアンログ化される。アナログ化された信号はドライブ25をとおり、CRT26 に画面表示される。また、CRTの偏向系を駆動するために、同期分離27、偏向処理28が必要となる。

3

【0006】図6にDSP処理内容を示す。とのDSP処理の特徴は、入力信号の帰線消去期間にゴースト演算処理を行い、映像信号期間には色復調等必要な映像信号処理を行わせる所にある。

【0007】すなわち、映像信号処理の必要のない時間を利用して時分割的にDSPプログラムを切り替えるととにより、附加的な処理をハードウェアの追加なしに実現している。

[0008]

【発明が解決しようとする課題】P1394をサポートしたマルチメディア機器を接続可能な映像表示装置に於いては、時分割的なプログラム切り替えに加え、P1394を通しての転送元のデータフォーマットごとにプログラムを切り替えデコード等の処理を行う必要があり、従来の構成ではP1394のインターフェース及び処理切り替えができなかった。

[0009]

【課題を解決するための手段】前記課題を解決するために、本発明の映像信号処理装置は、信号処理の内容をプログラマブルに可変できるDSPと、機器間で相互に接 30 続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路からのデータのデコード及びデコード結果に応じて適応的に前記DSPに制御プログラムをダウンロードするCPUと、前記DSP及び前記CPUのプログラムを格納するプログラムメモリとにより、ディジタルバスの制御情報を読み取りその内容に応じてDSPのプログラムを入れ替えることを特徴とするものである。

【0010】本発明によれば、接続される機器ととに必要なデコード回路を、DSPのプログラム切り替えによ 40りソフトウェア的に実現可能な映像表示装置を実現できる。

[0011]

【発明の実施の形態】本発明の請求項1に記載した発明は、ディジタルバスの制御信号に応じて、内部信号処理の内容を適応的に切り替えることを特徴としたものであり、ディジタルバスを介し接続する機器の各種処理方式に対応可能となる。

【0012】請求項2に記載の発明は、信号処理の内容をプログラマブルに可変できるDSPと、機器間で相互 50

に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路からのデータのデコード及びデコード結果に応じて適応的に前記DSPに制御プログラムをダウンロードするCPUと、前記DSP及び前記CPUのプログラムを格納するプログラムメモリと、前記DSPの信号処理結果を表示装置に表示するための表示処理回路と、前記表示処理回路の出力を表示する表示素子を具備し、前記ディジタルバスの制御情報を読み取りその内容に応じて前記DSPのプログラムを入れ替えることを特徴とするものであり、DSPのプログラム入れ替えによりディジタルバスを介し接続する機器の各種処理方式に対応可能となる。

【0013】請求項3に記載の発明は、信号処理の内容 をプログラマブルに可変できる第一のDSPと、信号処 理の内容をプログラマブルに可変できる第二のDSP と、機器間で相互に接続されたディジタルバスの物理イ ンターフェースを行うインターフェース回路と、前記イ ンターフェース回路からのデータのデコード及びデコー ド結果に応じて適応的に前記DSPへの制御プログラム のダウンロード及び前記DSPからの映像信号の送出管 理を行なうCPUと、ユーザが機器の制御を行なうユー ザインターフェースと、 前記DSP及び前記CPUの プログラムを格納するプログラムメモリと、前記第一の DSPの信号処理結果を表示装置に表示するための表示 処理回路と、前記表示処理回路の出力を表示する表示素 子を具備し、ユーザが入力先として選択した機器のディ ジタルバスの制御情報を読み取りその内容に応じて前記 第一のDSPのブログラムを入れ替えることと、ユーザ が出力先に設定した機器の制御情報を読み取りその内容 に応じて前記第二のDSPのプログラムを差し替えると とを特徴とするものであり、2種のDSPとユーザイン ターフェースにより、ユーザの指定した外部機器からの 映像表示及び外部機器に合ったフォーマットへの変換を 同時に可能とし、各種諸方式への切り替えも可能とな

【0014】請求項4に記載の発明は、信号処理の内容をプログラマブルに可変できるDSPと、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路からのデータのデコード及びデコード結果に応じてで、方のに前記DSPへの制御プログラムのダウンロード及び前記DSPからの映像信号の送出管理を行なうCPUと、ユーザが機器の制御を行なうユーザインターフェースと、前記DSP及び前記CPUのプログラムを格納するプログラムメモリと、送出用のバッファメモリと、前記DSPの信号処理結果を表示装置に表示するための表示処理回路と、前記表示処理回路の出力を表示する表示素子を具備し、ユーザが入力先として選択した機器のディジタルバスの制御情報を読み取りその内容に応じて前

4

記DSPのブログラムを入れ替えることと、ユーザが出力先に設定した機器の制御情報を読み取りその内容に応じて前記DSPのブログラムを差し替えることにより、入力先のDSPデータ処理の空時間を利用して出力先のデータ処理を行なうことを特徴とするものであり、送出用のバッファメモリにより、ユーザの指定した外部機器からの映像表示及び処理量の少ない場合の外部機器に合ったフォーマットへの変換を1つのDSPで処理可能とし、各種諸方式への切り替えも可能となる。

【0015】請求項5に記載の発明は、信号処理の内容 10 をプログラマブルに可変できる第一のDSPと、信号処 理の内容をプログラマブルに可変できる第二のDSP と、機器間で相互に接続されたディジタルバスの物理イ ンターフェースを行うインターフェース回路と、前記イ ンターフェース回路からのデータのデコード及びデコー ド結果に応じて適応的に前記DSPへの制御プログラム のダウンロードを行なうCPUと、ユーザが機器の制御 を行なうユーザインターフェースと、n個のビットスト リームデータ入力端子と、前記ピットストリーム入力端 子と前記インターフェース回路の出力データを切り替え 20 る第一の切替え装置と、前記ピットストリーム入力端子 と前記インターフェース回路の出力データと前記第一の DSPの出力とを切り替える第二の切替え装置と、前記 第一のDSP及び第二のDSP及び前記CPUのプログ ラムを格納するプログラムメモリと、前記第一のDSP の信号処理結果を表示装置に表示するための表示処理回 路と、前記表示処理回路の出力を表示する表示素子を具 備し、DSP二種類を用いて二画面表示を行なう場合 と、DSP二種類を用いて作業分担し演算後のディジタ ルデータを前記インターフェース回路を通し受信機器に 30 送る場合とを切り替え可能なことを特徴とするものであ り、2種のDSPとユーザインターフェースにより、ユ ーザの指定した外部機器からの映像表示及び外部機器に 合ったフォーマットへの変換と、2種のDSPをパラレ ルに使用することにより2画面も可能とし、また各種諸 方式への切り替えも可能となる。

【0016】以下、本発明の実施の形態について、図1から図4を用いて説明する。

(実施の形態1)以下に本発明の請求請1及び2に記載された発明の実施の形態について、図1を用いて説明す 40る。

【0017】図1において1はP1394を介して外部に接続される機器、例えばDVD、DVC、ディジタルスチルカメラ等の機器で、2、3も同様にP1394に対応した機器である。 これらの機器はP1394ケーブルでもってシリーズに接続され、映像表示装置10にも接続している。映像表示装置10では、P1394インターフェース回路4によりP1394の物理的な接続及びプロトコル解析処理の一部が行われ、CPU5と協調して映像表示装置で出力したい信号、例えば機器A

1、DVCからの映像信号を抜き取り、DSP7に渡される。

【0018】CCで、例えば機器A1のDVDの出力を、P1394を介し映像表示装置10に表示すると同時に、機器B2のDVCに記録しているというケースも考えられる。

【0019】DSP7では、P1394インターフェース回路4より出力されるパケットデータをもとに例えばMPEG1、MPEG2、JPEG等のデコード処理をおこない、表示処理回路8にてCRT9に表示するためのRGB変換、画質補正等の信号処理が施される。

【0020】CPU5は以上の一連処理の中で、P1394のプロトコル解析及びプロトコル解析結果に伴う接続機器の信号フォーマットを解析し、DSP7に必要なデコード処理のDSPプログラムをプログラムメモリー6より読み出し、DSP7に転送する処理を受け持つ。また、入力信号に最適な設定値を表示処理回路8に設定する処理をも受け持つ。プログラムメモリー6には、マイコンのプログラムと、DSPプログラムが収納されている。

【0021】本実施の形態での特徴は、P1394を介した外部接続機器の信号フォーマットを受信機側で判断し、DSP7にそれぞれのデコード処理に応じたDSPプログラムを自動転送可能にしたところである。

【0022】(実施の形態2)以下に本発明の請求請3 に記載された発明の実施の形態について、図2を用いて 説明する。

【0023】図2において、外部機器の接続等図1と同様の構成の所はその説明を省略する。P1394インターフェース回路4を介して受け取った外部機器の信号は、まず切り替え回路14に入力される。切り替え回路14では、P1394の信号と、従来のコンポジットピデオ等の外部信号とが入力されており、これらの信号を切り替えてDSPA11に出力する。

【0024】なお、切り替えのコントロールはユーザコントロール13、例えばリモコンにより決定された入力ソースに対応CPU5が行う。

【0025】DSPA11では選択したそれぞれの入力信号に対応したデコード処理が行われる。との切り替えはCPU5により、プログラムメモリー6より対応するDSPプログラムを読み出しDSPA11に転送することにより行われる。デコード処理された信号は表示処理回路8に供給されると同時にDSPB12にも入力される。DSPB12では外部の接続機器にP1394を介してデータ転送を行うためのフォーマット変換、エンコード処理等を行う。

【0026】例えば外囲部入力15はVHSビデオであり、表示処理装置10にはVHSビデオの映像を表示させると同時に、機器A1のDVCに録画する場合に対応50 する。DSPA11では、色復調等のビデオ信号デコー

7

ド処理が行われ、DSPB12ではデコードされたコンポーネント信号をMPEGエンコードを行う。エンコード信号はP1394インターフェース回路4に供給されパケット化され、P1394ケーブルを介して機器A1のDVCに渡り録画可能となる。

【0027】以上のように本実施の形態の特徴は、各種のP1394により接続される機器及び従来の外部入力とのインターフェースをDSPを用いることによりDSPプログラムの切り替えにより各種の組み合わせを可能としたものである。

【0028】(実施の形態3)以下に本発明の請求請4 に記載された発明の実施の形態について、図3を用いて 説明する。

【0029】図3において、図2と同様の構成の所はその説明を省略する。本実施の形態は実施の形態2と機能的には同様であるが、DSP2種構成をDSP1種にしたことと、それに伴うバッファを付加したことが異なる。すなわち、選択後の入力信号のデコード処理と出力先の機器のフォーマットへのフォーマット変換、エンコード処理を同一のDSP16で処理する。DSP16の20処理は表示処理回路8へのデコード処理がメイン処理となるが、その空き時間例えば映像の帰線消去期間等を利用してJPEG等の静止画処理のように比較的リアルタイム性の要求されない処理を行うことが可能である。

【0030】さらに、バッファメモリ17を用いることにより、例えば外部入力の信号を一旦バッファリングし、DSP16の処理の空き間をぬって静止画のエンコード処理を行い、またバッファメモリ17にため込んでおく。P1394インターフェース回路では上記静止画を取り込んで例えば機器Aのハードディスクに記録する等の機能が実現できる。

【0031】以上のように本実施の形態の特徴は、DSPのメイン処理の空き時間を利用して行うことにより、各種のP1394により接続される機器及び従来の外部入力とのインターフェースに関し、DSPプログラムの切り替えにより各種の組み合わせを可能としたものである。

【0032】(実施の形態4)以下に本発明の請求請5 に記載された発明の実施の形態について、図4を用いて 説明する。

【0033】図3において、各ブロックは図2と同様の構成でありその説明を省略する。実施の形態2との相違は、切り替え回路14の出力を2出力としたことと、DSPB12と表示処理回路8とを接続したことにある。

すなわち、切り替え回路14、DSPB12、表示処理 回路8という系を設けることにより、表示処理装置10 のフィーチャー機能として2画面表示を可能としたもの である。

【0034】DSPB12では、実施の形態2で説明したエンコード機能に加え、DSPA12と同様のデコード機能をDSPプログラム切り替えにより行う。例えば、機器A1のDVDの映像をDSPA11でデコードしてRT9の左半分にはDVD映像を表示し、一方、外部入力のLDからの映像をDSPB12にて色復調等のデコード処理を行い画面右半分に表示する等の機能が実現できる。

【0035】本実施の形態の特徴は、DSPプログラム 切り替えにより2画面表示と、フォーマット変換、エンコード処理の切り替えを可能とし、2画面というフィーチャー機能を実現したことにある。

[0036]

【発明の効果】以上のように本発明によれば、ディジタルバスにより接続される機器ごとに必要なデコード回路を、DSPのプログラム切り替えによりソフトウェア的に実現可能となり、プログラム変更のみであらゆる映像信号処理にフレキシブルに対応でき回路の合理化により大幅なコストダウンを図ることが可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態1における映像信号処理装置のブロック図

【図2】本発明の実施の形態2における映像信号処理装置のブロック図

【図3】本発明の実施の形態3における映像信号処理装置のブロック図


【図4】本発明の実施の形態4における映像信号処理装置のブロック図

【図5】従来の映像信号処理装置のブロック図


【図6】従来の映像信号処理装置の動作説明を示す図 【符号の説明】

- 1 機器A
- 4 P1394インターフェース回路
- 5 CPU
- 6 プログラムメモリー
- 40 7 DSP
 - 8 表示処理回路
 - 9 CRT
 - 14 切り替え回路
 - 17 バッファ


[図1]




【図2】




【図3】




【図4】







【図6】



吹祭周 同	既像期間映像信号処理	景報活去期間 ゴースト放算処理
--------------	------------	--------------------